(11) Publication number:

07262768 A

Generated Document.

### PATENT ABSTRACTS OF JAPAN

(21) Application number: 06050271

(51) Intl. Cl.: G11C 11/401 G11C 14/00

(22) Application date: 22.03.94

(30) Priority:

(43) Date of application publication:

13.10.95

(84) Designated contracting states:

(71) Applicant: MATSUSHITA ELECTRIC IND CO LTD

(72) Inventor: KURAKI TOSHIO

HIRANO HIROSHIGE NAKANE JOJI NAKAKUMA TETSUJI SUMI TATSUMI MORIWAKI NOBUYUKI

(74) Representative:


(54) REFERENCE POTENTIAL GENERATOR AND SEMICONDUCTOR MEMORY DEVICE

(57) Abstract:

PURPOSE: To generate an exact reference potential and to exactly discriminate read—out data to be '0' or '1' by providing an electric charge supplying circuit, a first and a second switching circuits.

CONSTITUTION: A charge supplying circuit 23 supplies electric charge to two signal lines 21, 22, the first switching circuits 24a, 24b connect the charge supplying circuit 23 to two signal lines 21, 22 and supply the charge to each of them by means of a first control signal. A second switching circuit 25 connects two signal lines 21, 22 to each other by means of a second control signal, the potential determined by the supplied amount of the charge and the load capacities of the respective signal lines 21, 22 is averaged and, thereafter, two signal lines are separated. Consequently, an exact reference potential is generated. A semiconductor memory device incorporates the reference potential generator having the constitution above, the potential difference between the reference potential and the potential of a signal read out to a bit line is amplified in an amplifier and outputted.

COPYRIGHT: (C)1995,JPO



## (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-262768

(43)公開日 平成7年(1995)10月13日

| (51) Int.Cl. <sup>6</sup> G 1 1 C 11/40 | 識別記号         | 庁内整理番号      | FI      |           |                           | ŧ                  | 技術表示箇所   |
|-----------------------------------------|--------------|-------------|---------|-----------|---------------------------|--------------------|----------|
| 14/00                                   |              |             | G11C    | 11/ 34    | 3 5 2<br>3 5 2            |                    |          |
|                                         |              |             | 審査請求    | 未請求       | 請求項の数24                   | OL                 | (全 30 頁) |
| (21)出願番号                                | 特顏平6-50271   |             | (71)出願人 | 松卜電       | 321<br>器産業株式会社<br>門真市大字門真 | 1006 <del>Æl</del> | ato      |
| (22)出願日                                 | 平成6年(1994)3月 | <b>月22日</b> | (72)発明者 | 椋木<br>大阪府 |                           |                    |          |
|                                         |              |             | (72)発明者 | 大阪府       | 博茂<br>門真市大字門真<br>式会社内     | 1006番              | 地 松下電器   |
|                                         |              |             | (72)発明者 | 大阪府       | 譲治<br>門真市大字門真<br>式会社内     | 1006番.             | 地 松下電器   |
|                                         |              |             | (74)代理人 | 弁理士       | 小鍜治明                      | <b>(3)</b> 2       | 名)       |

## (54) 【発明の名称】 基準電位発生装置および半導体メモリ装置


## (57)【要約】

【目的】 正確な基準電位を発生させ、半導体メモリ装置において、読み出したデータの"0"または"1"の判定を正確なものとする。

【構成】 2本の信号線21,22と、これらに電位を付与するための電荷を供給する電荷供給回路23と、第1の制御信号によって電荷供給回路23と2本の信号線21,22との間を接続し、それぞれに電荷を供給する第1の接続手段24a,24bと、第2の制御信号によって2本の信号線間21,22を接続し、供給された電荷量と各信号線21,22間を切り離す第2の接続手段25とを備えた。半導体メモリ装置はこの構成を内蔵し、それによる基準電位とビット線に読み出した信号電位との電位差を増幅器で増幅し、出力する。

21,22 信号 雜 23 電荷供給回路 24a,24b 第1のスパッチ回路 (第1の接続手段) 25 第2のスパッチ回路 (第2の接続手段)

最終頁に続く



10

20 体メモリ装置。

1

## 【特許請求の範囲】

【請求項1】 2本の信号線と、前記2本の信号線に供給する電荷を発生させる電荷供給手段と、第1の制御信号によって前記電荷供給手段と前記2本の信号線との間を接続し、前記2本の信号線にそれぞれ電荷を供給する第1の接続手段と、第2の制御信号によって前記2本の信号線間を接続し、前記電荷と前記信号線の容量とで決まる2本の信号線間の電位を平均化した後、前記2本の信号線間を切り離す第2の接続手段とを有する基準電位発生装置。

メモリセルと、前記メモリセルからデー 【請求項2】 タを読み出すための第1のピット線および第2のピット 線と、基準電位を発生させるための第3のピット線およ び第4のビット線、前記第3のビット線および第4のビ ット線に電荷を供給する電荷供給手段、第1の制御信号 によって前記電荷供給手段と前記第3のビット線および 前記第4のピット線との間を接続する第1の接続手段、 第2の制御信号によって前記第3のピット線と前記第4 のピット線との間を接続し、前記第3のピット線に供給 された電荷と前記第3のビット線の容量とで決まる第1 の電位と前記第4のビット線に供給された電荷と前記第 4のピット線の容量とで決まる第2の電位とを平均化し た後、前記第3のピット線と前記第4のピット線との間 を切り離す第2の接続手段を備えた基準電位発生手段 と、前記第1のピット線と前記第2のピット線を入出力 とする増幅器とを有する半導体メモリ装置。

メモリセルと、前記メモリセルからデー 【請求項3】 夕を読み出すための第1のピット線と、基準電位を発生 させるための第2のピット線および第3のピット線、前 記第2のビット線および前記第3のビット線に電荷を供 30 給する電荷供給手段、第1の制御信号によって前記電荷 供給手段と前記第2のビット線および前記第3のピット 線との間を接続する第1の接続手段、第2の制御信号に よって前記第2のピット線と前記第3のピット線との間 を接続し、前記第2のピット線に供給された電荷と前記 第2のピット線の容量とで決まる第1の電位と前記第3 のピット線に供給された電荷と前記第3のピット線の容 量とで決まる第2の電位とを平均化した後、前配第2の ビット線と前記第3のビット線との間を切り離す第2の 接続手段を備えた基準電位発生手段と、前記第1のピッ 40 ト線と前記第2のピット線を入力とする増幅器とを有す る半導体メモリ装置。

【請求項4】 メモリセルからデータを読み出すための 第1のピット線を複数本備え、前記第1のピット線がそれぞれ異なる信号によって制御されるスイッチ素子を介 して増幅器に接続されている請求項3記載の半導体メモ リ装置。

【請求項5】 第1のピット線と第3のピット線とがスイッチ素子を介して接続されている請求項3または4記載の半導体メモリ装置。

【請求項6】 第1のメモリセルと、前記第1のメモリ セルからデータを読み出すための第1のピット線と、基 準電位を発生させるための第2のピット線および第3の ビット線と、第2のメモリセルと、前記第2のメモリセ ルからデータを読み出すための第4のピット線と、前記 第2のビット線および前記第3のビット線に電荷を供給 する第1の電荷供給手段、第1の制御信号によって前記 第1の電荷供給手段と前記第2のビット線および前記第 3のピット線との間を接続する第1の接続手段、第2の 制御信号によって前記第2のピット線と前記第3のピッ ト線との間を接続し、前記第2のピット線に供給された 電荷と前記第2のピット線の容量とで決まる第1の電位 と前記第3のピット線に供給された電荷と前記第3のピ ット線の容量とで決まる第2の電位とを平均化した後、 前記第2のビット線と前記第3のピット線との間を切り 離す第2の接続手段を備えた第1の基準電位発生手段 と、前記第1のピット線と前記第2のピット線を入出力 とする第1の増幅器と、前記第3のピット線と前記第4

【請求項7】 第3のビット線にデータを読み出す第3のメモリセルと、第4のビット線との間に基準電位を発生させる第5のビット線と、第4のメモリセルと、前記第4のメモリセルからデータを読み出すための第6のビット線と、前配第4のビット線および前記第5のビット線に電荷を供給する第2の電荷供給手段、第3の制御信号によって前配第4のビット線との間を接続する第3の接続手段、第4の制御信号によって前配第4のビット線と前記第5のビット線との間を接続する第4の接続手段を備えた第2の基準電位発生手段と、前記第5のビット線と前記第6のビット線との間を接続する第4の接続手段を備えた第2の基準電位発生手段と、前記第5のビット線と前記第6のビット線と第1のビット線と第4のビット線、第3のビット線と第5のビット線がスイッチ素子を介して接続されている請求項6記載の半導体メモリ装置。

のピット線を入出力とする第2の増幅器とを有する半導

【請求項8】 第1のピット線および第4のピット線、前記第1のピット線および前記第4のピット線に電荷を供給する第2の電荷供給手段、第3の制御信号によって前記第2の電荷供給手段と前記第1のピット線および前記第4のピット線との間を接続する第3の接続手段、第4の制御信号によって前記第1のピット線と前記第4のピット線との間を接続する第4の接続手段を備えた第2の基準電位発生手段を有し、かつ第1のピット線と第3のピット線、第2のピット線と第4のピット線とがそれぞれ異なる信号によって制御されるスイッチ素子を介して接続されている請求項6記載の半導体メモリ装置。

【請求項9】 第1のビット線および第4のビット線、 前記第1のビット線および前記第4のビット線に電荷を 供給する第2の電荷供給手段、第3の制御信号によって 50 前記第2の電荷供給手段と前記第1のビット線および前 .3

記第4のビット線との間を接続する第3の接続手段、第4の制御信号によって前記第1のビット線と前記第4のビット線との間を接続する第4の接続手段を備えた第2の基準電位発生手段を有し、かつ第1のビット線と第3のビット線間がスイッチ素子を介して接続されている請求項6記載の半導体メモリ装置。

【請求項10】 メモリセルと、前配メモリセルからデータを読み出すための第1のビット線および第2のビット線と、前記第1のビット線および前記第2のビット線に電荷を供給する電荷供給手段、第1の制御信号によっ 10 て前記電荷供給手段と前記第1のビット線とび前記第2のビット線との間を接続する第1の接続手段、第2の制御信号によって前記第1のビット線と前記第2のビット線との間を接続し、前配第1のビット線に供給された電荷と前記第1のビット線の容量とで決まる第1の電位と前記第2のビット線と供給された電荷と前記第2のビット線と所記第2のビット線と下決まる第2の電位とを平均化した後、前記第1のビット線と前記第2のビット線との間を切り離す第2の接続手段を備えた基準電位発生手段と、前記第1のビット線と前記第2のビット線を入出力とする増 20 幅器とを有する半導体メモリ装置。

【請求項11】 電荷供給手段が複数個のキャパシタを 有している請求項2,3,6または10記載の半導体メ モリ装置。

【請求項12】 メモリセルおよび電荷供給手段がほぼ 同一設計のキャパシタを含む回路で構成されている請求 項2,3,6または10記載の半導体メモリ装置。

【請求項13】 電荷供給手段を構成するキャパシタが、論理電圧"H"が書き込まれたキャパシタと論理電圧"L"が書き込まれたキャパシタを含む請求項11ま 30 たは12記載の半導体メモリ装置。

【請求項14】 キャパシタが強誘電体膜を容量絶縁膜とする強誘電体キャパシタである請求項11,12または13記載の半導体メモリ装置。

【請求項15】 メモリセルからデータを読み出すとき、第1のピット線と第2のピット線の増幅器側からみた容量をほぼ等しくする容量均等化手段を有する請求項10記載の半導体メモリ装置。

【請求項16】 第1の接続手段において、第1のビット線と電荷供給手段の接続と第2のビット線と電荷供給 40手段の接続とを異なる信号で制御する請求項10記載の半導体メモリ装置。

【請求項17】 メモリセルをピット線から切り離して 増幅器を動作させる請求項10記載の半導体メモリ装 置。

【請求項18】 電荷供給手段を構成するキャパシタへ 再書き込みする際の電荷供給がビット線を通して行なわ れるものである請求項11記載の半導体メモリ装置。

【請求項19】 電荷供給手段を構成するキャパシタへ 再書き込みする際の電荷供給が専用回路を通して行なわ 50

れるものである請求項11記載の半導体メモリ装置。

【請求項20】 電荷供給手段を構成するキャパシタが、再書き込み毎に論理電圧 "H"と論理電圧 "L"とを交互に書き込まれるものである請求項18または19記載の半導体メモリ装置。

【請求項21】 複数個の電荷供給手段がそれぞれが異なる信号で制御される第1の接続手段を介して基準電位を発生させるビット線に接続されている請求項2,3,6または10記載の半導体メモリ装置。

【請求項22】 複数個の電荷供給手段のうち、データ の読み出しを行うメモリセル群によって動作させる電荷 供給手段をあらかじめ決めている請求項21記載の半導 体メモリ装置。

【請求項23】 複数個の電荷供給手段のうち、メモリセルからのデータ読み出し毎に動作させる電荷供給手段を順次切り替える請求項21記載の半導体メモリ装置。

【請求項24】 基準電位を発生させているビット線の間の第2の接続手段を切り離すことによって生じる基準電位の変動と同じ電位の変動を、データを読み出すビット線のプリチャージ電位に発生させる手段を有する請求項2、3、6または10記載の半導体メモリ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電子回路に使用する基準電位発生装置および半導体メモリ装置に関する。

[0002]

【従来の技術】電子回路特にデジタル回路では、扱う信号が"H"か"L"かを判定する回路が必要であるが、その基準となるのが基準電位である。たとえば、半導体メモリ装置では、メモリセルから読み出したデータが"1"であるか"0"であるかを正確に判定する必要がある。最近では、データを読み出すビット線と対になったビット線に基準電位を与え、この基準電位と読み出したデータとを比較して、読み出したデータが"1"であるか、"0"であるかを判定する方法がとられている。

【0003】しかしながら、最近の半導体メモリ装置では、高密度化、高集積化によりメモリセルを構成するトランジスタおよびメモリセルキャバシタの寸法が小さくなってきており、蓄積される電荷量が小さくなってきている。したがって、データ"1"とデータ"0"との差が小さくなっており、それだけ半導体メモリ装置から出力されるデータの信頼性を確保するために精度の高い基準電位が要求されるようになってきた。

【0004】また半導体メモリ装置では、半導体メモリ 装置内に形成されたメモリセルキャバシタに電荷を蓄積 し、その電荷の有無によりデータを記憶する方式が主に 用いられている(一般にダイナミック方式メモリ、以下 DRAMと呼ぶ)。このメモリセルキャバシタには、従 来はシリコン酸化膜を容量絶縁膜として使用していた。

【0005】最近になって、強誘電体材料をメモリセル

キャパシタの容量絶縁膜として使用し、記憶データの不 揮発性を実現しようとする半導体メモリ装置が考案され ている。

【0006】以下、従来の基準電位発生装置およびそれ を用いた半導体メモリ装置について、強誘電体材料をメ モリセルキャパシタの容量絶縁膜として用いた半導体メ モリ装置について説明する。

【0007】図27は従来の半導体メモリの回路構成 図、図28は同半導体メモリ装置の動作タイミングを示 す図、図29は同半導体メモリ装置のメモリセルキャパ 10 シタの強誘電体膜のヒステリシス特性を示す図、図30 は同半導体メモリ装置のリファレンスセルキャパシタの 強誘電体膜のヒステリシス特性を示す図である。

【0008】図27において、1はワード線、2はリフ ァレンスワード線、3,4はピット線、5はプレート電 極、6はリファレンスセルプレート電極、7はセンスア ンプ、8 a~8 e はメモリセル、9、10はリファレン スセル、11, 12はMOSトランジスタ、13はメモ リセルキャパシタ、14はリファレンスセルキャパシタ

【0009】図27に示す従来の半導体メモリ装置の回 路構成は、センスアンプ7にピット線3. 4が接続さ れ、このピット線3, 4のそれぞれにメモリセル8 a, 8b, 8c, 8d, 8eとリファレンスセル9, 10が 接続されている。メモリセル8 a はMOSトランジスタ 11とメモリセルキャパシタ13とで構成され、MOS トランジスタ11のゲートはワード線1に接続され、M OSトランジスタ11のドレインはビット線3に接続さ れ、MOSトランジスタ11のソースはメモリセルキャ パシタ13の第1の電極に接続され、メモリセルキャパ 30 シタ13の第2の電極はセルプレート電極5に接続され ている。同様に、リファレンスセル9はMOSトランジ スタ12とリファレンスセルキャパシタ14で構成さ れ、MOSトランジスタ12のゲートはリファレンスワ ード線2に接続され、MOSトランジスタ12のドレイ ンはピット線4に接続され、MOSトランジスタ12の ソースはリファレンスセルキャパシタ14の第1の電極 に接続され、リファレンスセルキャパシタ14の第2の 電極はリファレンスセルプレート電極6に接続されてい る。

【0010】図27に示す従来の半導体メモリ装置で は、基準電位はリファレンスセル9、およびリファレン スセル10で作成され、リファレンスセル9の基準電位 はピット線4に供給され、リファレンスセル10の基準 電位はピット線3に供給されるが、ピット線3とピット 線4で基準電位に差がないことが望ましい。そのために は、リファレンスセルキャパシタ14の面積、容量絶縁 膜の厚さを一定にしなければならないという、きわめて 厳しい条件が付けられる。

て、図28の動作タイミング図、図29のメモリセルキ ャパシタの強誘電体膜のヒステリシス特性図、および図 30のリファレンスセルキャパシタの強誘電体膜のヒス テリシス特性図を参照しながら説明する。

6

【0012】図29および図30において、横軸はメモ リセルキャパシタ13にかかる電界を、縦軸はそのとき の電荷量を示している。このように電界が0のときで も、点B、点E、点K、および点Hのように残留分極が 残るので、電源をオフした後にも強誘電体キャパシタに 残った残留分極を不揮発性データとして利用し、不揮発 性半導体メモリ装置を実現している。なお、メモリセル キャパシタ13は、メモリセル8aのデータが"1"で ある場合には、図29の点Bの状態にあり、メモリセル 8 a のデータが "O" である場合には、点Eの状態にあ る。またリファレンスセルキャパシタ14の初期状態 は、図30の点Kの状態とする。

【0013】次にメモリセル8aのデータの読み出しに ついて説明する。初期状態として、ピット線3、4、ワ ード線1、リファレンスワード線2、セルプレート電極 5、およびリファレンスセルプレート電板6をそれぞれ 論理電圧 "L"とする。その後、ビット線3, 4をフロ ーティング状態とする。次にワード線1、リファレンス ワード線2、セルプレート電極5、およびリファレンス セルプレート電極6を論理電圧 "H" にする。ここで、 MOSトランジスタ11, 12がオンするため、メモリ セルキャパシタ13およびリファレンスセルキャパシタ 14に電界がかかり、メモリセル8aのデータが"1" である場合には、図29の点Bの状態から点Dの状態に なり、電荷Q1がピット線3に読み出される。メモリセ ル8 aのデータが"0"である場合には、図29の点E の状態から点Dの状態になり、電荷Q0がピット線3に 読み出される。そして、メモリセル8aのデータを読み 出したピット線3の電位とリファレンスセル9のデータ を読み出したピット線4の電位との差をセンスアンプ7 で増幅し、メモリセル8 aのデータが読み出される。

【0014】メモリセル8aは、そのデータが"1"の ときには、ビット線3が論理電圧"H"となり、セルブ レート電板5が論理電圧 "H" であり、メモリセルキャ パシタ13に電界がかからなくなるため、図29で点E の状態になる。その後、メモリセルキャパシタ13のデ ータの状態を図29で点Bの状態に戻すために、セルブ レート電極5の論理電圧を"L"とし、一度点Aの状態 とした後にワード線1を論理電圧 "L" にしている。ワ ード線1を論理電圧 "L" とすると、メモリセルキャパ シタ13には電界がかからなくなるため、図29の点B の状態に戻る。

【0015】同様に、メモリセル8aのデータが"0" のときには、ピット線3が論理電圧 "L"となり、セル プレート電極5が論理電圧 "H" であり、メモリセルキ 【0011】次に従来の半導体メモリ装置の動作につい 50 ャパシタ13は図29で点Dの状態である。その後、セ

ルプレート電板5の論理電圧を"L"とすると、メモリ セルキャパシタ13には電界がかからなくなるため、図 29で点Eの状態となる。その後、ワード線1を論理電 圧 "L" とするが、メモリセルキャパシタ13に電界が かからない状態は変わらず、図29の点Eの状態にあ

【0016】一方、リファレンスセル9は、メモリセル 8 a のデータが "1" のときは、ビット線4が論理電圧 "L"となり、セルプレート電極 6 は論理電圧 "H"で あるため、リファレンスセルキャパシタ14は図30で 10 点」の状態にある。その後、リファレンスワード線2を 論理電圧 "L"とすると同時に、リファレンスセルプレ ート電極6の論理電圧を "L" にすると、リファレンス セルキャパシタ14に電界がかからない状態は変わら ず、図30の点Kの状態に戻る。

【0017】同様に、メモリセル8aのデータがゼロの ときは、ピット線4が論理電圧"H"となり、セルプレ ート電板6は論理電圧 "H" であるため、リファレンス セルキャパシタ14は図30で点Kの状態にある。その 同時にリファレンスセルプレート電極6の論理電圧を "L"にすると、リファレンスセルキャパシタ14に電 界がかからない状態は変わらず、図30の点Kの状態で ある。

### [0018]

【発明が解決しようとする課題】しかしながら上記の従 来の構成では、基準電位を発生するためのリファレンス セル9が1個のMOSトランジスタ12と1個のリファ レンスセルキャパシタ14とで構成されているために、 強誘電体キャパシタの面積、容量絶縁膜の厚さなど寸法 30 上のばらつきによって基準電位が変動するという課題を 有していた。

【0019】また上記の従来の構成では、製造工程直後 の初期状態としてリファレンスセルキャパシタが図30 の点Kの状態になるとは限らないために、初期状態がた とえば図30の点Hの状態にあると、1回目の読み出し 時に誤動作するという課題を有していた。

【0020】また上記の従来の構成では、メモリセルか らデータを読み出し、センスアンプ?でピット線3に読 み出された電荷を増幅した後に、リファレンスワード線 40 2とリファレンスセルプレート電極6とを同時に論理電 圧 "L" としているため、リファレンスワード線2の寄 生容量が大きく、リファレンスワード線2の立ち下がり がリファレンスセルプレート電極6の立ち下がりより遅 い場合には、メモリセル8 a のデータが"0"のとき、 ビット線4が論理電圧 "H" でリファレンスセルプレー ト電極6の論理電圧"L"の状態が生じ、リファレンス セルキャパシタ14の状態は図30の点Gとなる。その 後、リファレンスセルプレート電極6が論理電圧 "L" になれば、リファレンスセルキャパシタ14の状態は図 50 と第2のスイッチ回路24bとを切断する。この段階

30の点Hとなり、リファレンスセルキャパシタ14の 初期状態である図30の点Kの状態にないため、次回の メモリセル読み出し時に誤動作するという課題を有して いた。

【0021】またワード線1、リファレンスワード線 2、セルプレート電極5およびリファレンスセルプレー ト電極6の立ち上がりと立ち下がりとが同時であるの で、これらを駆動するために消費電力が集中するという 課題を有していた。

【0022】本発明は上記従来の課題を解決するもの で、正確な基準電位を発生する基準電位発生装置および この基準電位発生装置を内蔵し、読み出したデータの "1"、"0"を正確な基準電位によって判定すること によって、つねに正しいデータを出力できる半導体メモ り装置を提供することを目的とする。

#### [0023]

【課題を解決するための手段】この目的を達成するため に本発明の基準電位発生装置は、2本の信号線と、この 2本の信号線に電位を付与するための電荷を供給する電 後、リファレンスワード線2を論理電圧 "L"とすると 20 荷供給手段と、第1の制御信号によって電荷供給手段と 2本の信号線との間を接続し、2本の信号線にそれぞれ 電荷を供給する第1の接続手段と、第2の制御信号によ って2本の信号線間を接続し、供給された電荷量と各信 号線の負荷容量とで決まる2本の信号線の電位を平均化 した後、2本の信号線間を切り離す第2の接続手段とを 備えた構成を有している。

> 【0024】また本発明の半導体メモリ装置は、メモリ セルと、メモリセルからデータを読み出すためのビット 線と、基準電位発生手段と、メモリセルから読み出した データと基準電位とを入力とし、その電位差を増幅して 出力する増幅器とを備えた構成を有している。

#### [0025]

【作用】この構成によって、基準電位発生装置としてつ ねに正確で安定した基準電位を発生させることが可能と なり、さらにこのような基準電位発生装置を備えた半導 体メモリ装置では、メモリセルから読み出した電位と正 確な基準電位との電位差をセンスアンプで増幅すること になり、データの正確な読み出しができる。

#### [0026]

【実施例】以下、本発明の基準電位発生装置の実施例に ついて説明する。

【0027】〔実施例1〕図1は本発明の第1の実施例 における基準電位発生装置の回路プロック図である。図 1において、21, 22は信号線、23は電荷供給回 路、24a, 24bは第1のスイッチ回路、25は第2 のスイッチ回路である。

【0028】まず、それぞれ第1のスイッチ回路24 a, 24bを介して、電荷供給回路23から電荷を信号 線21,22に付与した後、第1のスイッチ回路24a で、信号線21と信号線22の浮遊容量、および電気抵 抗値などが等しく、かつ電荷供給回路23から同一量の 電荷が供給されておれば、信号線21と信号線22とに は同じ電位が発生することになるが、浮遊容量、および 電気抵抗値などが異なれば、同一電荷量が供給されても 信号線間で電位が異なる。その場合、本実施例では第2 のスイッチ回路25をオンして、信号線21と信号線2 2とを電気的に短絡し、電荷を移動させて、両者の電位 を等しくしている。

[0029] また浮遊容量、および電気抵抗値などが等 しい信号線21と信号線22とに、電荷供給回路23か らそれぞれ異なる電荷量を供給した場合には、その電荷 量に比例した電位が各信号線に発生する。本実施例では それらの電位を第2のスイッチ回路25をオンすること によって平均化して、ちょうど中間の電位を2本の信号 線に発生させている。ここで、第2のスイッチ回路25 をオンする前に各信号線に発生していた異なる電位を比 較するのに、スイッチ回路25をオンした後に発生する 平均化電位を基準にすれば、その基準電位が比較する電 位のちょうど中間電位であることからもっとも比較しや 20 すい基準電位となる。

【0030】〔実施例2〕本発明の第2の実施例におけ る半導体メモリ装置について、図面を参照しながら説明 する.

【0031】図2は本発明の第2の実施例における半導 体メモリ装置の回路プロック図である。図2において、 30a. 30b. 30cはメモリセル、31は第1のビ ット線、32は第2のピット線、33は第3のピット 線、34は第4のピット線、35a, 35bは電荷供給 回路、36aは電荷供給回路35aを第3のビット線3 30 3に接続するスイッチ素子、36bは電荷供給回路35 bを第4のピット線34に接続するスイッチ案子、37 は制御信号によって第3のピット線33と第4のピット 線34を接続するスイッチ素子、38は第1のピット線 31と第2のピット線32の電位差を増幅する増幅器3 8である。

【0032】なお、本実施例の半導体メモリセル装置に おいて、第3のビット線33、第4のビット線34、電 荷供給回路35a, 35b、およびスイッチング秦子3 6 a, 3 6 b, 3 7 で構成される部分が、実施例1の基 40 準電位発生装置に相当する基準電位発生手段である。

【0033】以上のように構成された半導体メモリ装置 について、以下にその動作について説明する。なお、メ モリセル30a~30cにはすでにデータが書き込まれ ているものとする。

[0034] まず最初に、各ピット線31~34を一定 の電位、たとえば接地電位にプリチャージする。次にス イッチ素子36a,36bをオンにして電荷供給回路3 5a, 35bから第3のピット線33、第4のピット線 34にそれぞれ電荷を供給する。その結果、第3のピッ 50 とすれば、ピット線33や34にメモリセルからデータ

10

ト線33および第4のピット線34の電位は、それぞれ 供給された電荷量と各ピット線の負荷容量で決まる値に なる。次にスイッチ素子36a,36bをオフにし、ス イッチ素子37をオンにして第3のピット線33と第4 のピット線34の間で電荷の移動を生じさせる。この電 荷の移動は電荷量とピット線の負荷容量とで決まる電位 が等しくなる点で停止し、その結果、第3のピット線3 3と第4のピット線34の電位は、スイッチング素子3 7をオンする前の各ピット線の電位の中間の電位に平均 化される。次にスイッチ素子37をオフにする。ここで ピット線31、33、34の負荷容量をすべて等しくし て、ビット線33にはメモリセル30aからデータ "0"を読み出すときの電荷量が供給され、ビット線3 4にはメモリセル30aからデータ"1"を読み出すと きの電荷量が供給されれば、それらの中間の電位が発生 する。これを基準電位として以下のようにデータの読み 出しを行う。なお、スイッチ素子36a,36bとスイ ッチ素子37とをタイミングをずらせてオンにしている が、同時にオンにしても支障はない。

【0035】第1のビット線31と第2のビット線32 はともに接地電位にプリチャージされており、その状態 でメモリセル30 aから第1のビット線31ヘデータを 読み出す。また第3のピット線33または第4のピット 線34の電位は第2のピット線32に転送される。増幅 器38では、第1のビット線31の電位が第2のビット 線32の電位に比べて、高いか低いかを増幅して"1" または"0"の信号として出力される。

【0036】このように本実施例では、データ"0"を 読み出したときのピット線の電位と"1"を読み出した ときのピット線の電位のちょうど中間の基準電位を発生 させ、それと比較して読み出したデータの"1"、 "0"を判定するため、より正確なデータの読み出しが 可能となる。

【0037】なお、電荷供給回路35a, 35bをキャ パシタで、スイッチング素子36a,36bをMOSト ランジスタで構成した場合には次のようになる。

【0038】キャパシタにはあらかじめ電荷が蓄えられ ており、キャパシタの両電極間に発生する電圧は、MO Sトランジスタをオフにしておくことにより、保持され ている。MOSトランジスタをオンにすることによりキ ャパシタに蓄えられていた電荷がビット線に供給される が、ビット線の電位とキャパシタの両電極間の電位とが 等しくなったところで、電荷の移動が停止し、ピット線 に電位が発生することになる。電荷供給以降の動作は前 に述べたとおりである。

【0039】また、メモリセル30a~30cがキャパ シタとMOSトランジスタで構成され、かつ電荷供給回 路35a、35bを構成するキャパシタをメモリセル3 0 a~30 cのキャパシタと同一設計、同一容量のもの

"0"または"1"を読み出すときの電荷を供給するの に、メモリセルのキャパシタにデータ"0"または "1"を書き込むのと同じ電荷量を電荷供給装置のキャ パシタに蓄積すればよい。すなわち、電荷供給装置のキ ャパシタに論理電圧 "H" で書き込みを行い、もう一つ のキャパシタに論理電圧 "L"で書き込みを行って、そ れぞれの電荷をピット線に供給して平均化すれば基準電 位を発生できる。

【0040】また、製造上でキャパシタのでき具合に変 動が生じた場合でも、メモリセルと電荷供給装置のキャ パシタとが同じ変動を受ければ、結果として基準電位は データ"0"と"1"を読み出したときの中間の電位か らずれない。それに対して、メモリセルと電荷供給装置 で異なるキャパシタを使用している場合には、製造上の 変動が与える影響も異なり、電荷の供給量のずれの差も 大きくなって、基準電位は中間点からずれてしまうこと もある。

【0041】また、メモリセル30a, 30b, 30c および電荷供給回路35a、35bを構成するキャパシ タとして強誘電体膜を容量絶縁膜とする強誘電体キャパ 20 シタを用いた場合、上記の場合と同様に基準電位を発生 させてデータの読み出しができるとともに、強誘電体キ ャパシタは自発分極によってデータを記憶するものであ るから、不揮発性半導体メモリ装置を構成することがで

【0042】〔実施例3〕本発明の第3の実施例におけ る半導体メモリ装置について、図面を参照しながら説明 する。本実施例は、図2に示す第2の実施例において、 第2のピット線32と第3のピット線33とを共通に し、その回路構成をより簡略化したものである。

【0043】図3は本発明の第3の実施例における半導 体メモリ装置の回路プロック図である。図3において、 40a, 40b, 40cはメモリセル、41はメモリセ ル40a~40cからデータを読み出すための第1のピ ット線、42は第2のビット線、43は第2のビット線 42と対になって基準電位を発生させる第3のピット 線、44a, 44bは電荷供給回路、45a, 45b, 46はスイッチング素子、47は第1のピット線41と 第2のピット線42が接続された増幅器である。

【0044】以上のように構成された半導体メモリ装置 40 について、以下にその動作について説明する。なお、メ モリセル40a~40bにはすでにデータが書き込まれ ているものとして説明する。

【0045】まず、第1のピット線41、第2のピット 線42および第3のピット線43を一定の電位、たとえ ば接地電位にプリチャージする。次に、スイッチ素子4 5a, 45bをオンにして、電荷供給回路44aおよび 電荷供給回路44bから第2のピット線42および第3 のビット線13に電荷を供給する。その結果、第2のビ ット線42と第3のビット線43の電位は、それぞれ供 50 は符号の前に/を付けて表す)。 CP0, CP1はビット

12

給された電荷量と各ピット線の負荷容量とによって決ま る値になる。次に、スイッチ素子46をオンにすると、 第2のピット線42と第3のピット線43との間で電荷 の移動、再配分が行われ、その結果、第2のピット線4 2と第3のピット線43の電位は、スイッチ素子46を オンする前の第2のビット線42と第3のビット線43 の電位の中間にある等しい電位に平均化される。その後 にスイッチ素子46をオフにして、第2のビット線42 と第3のピット線43とを切り離す。なお、ここではス イッチ素子46とスイッチ素子45a,45bとは別々 にオンさせているが、同時にオンさせても支障はない。 これで第2のピット線42に基準電位が発生したことに

【0046】次に、第1のピット線41にメモリセル4 0 a に記憶されているデータを読み出すが、このステッ プはメモリセル40 aから電荷を読み出す方法で行われ る。第1のピット線41の電位は、読み出した電荷量と 第1のピット線41の負荷容量によって決まる値にな る。

【0047】ここで、第2のビット線42と第3のビッ ト線43の負荷容量とそれぞれに供給する電荷量を調整 することによって、たとえば第2のピット線42と第3 のピット線43との間での電荷量の移動、再配分によっ て発生させる基準電位として、"0"が記憶されている メモリセルのデータを読み出したときの第1のビット線 41の電位と、"1"が記憶されているメモリセルのデ ータを読み出したときの第1のピット線の電位との中間 の値になるように調整でき、第2のビット線42に発生 する基準電位と第1のピット線41の電位の差を増幅器 30 47で増幅することによって、半導体メモリ装置からデ ータを出力することができる。

【0048】以上のように本実施例では、第2の実施例 に比べて簡略化した回路ではあるが、同様にメモリセル からデータをビット線に読み出した電位を、データ "0"と"1"とをピット線に読み出したときの中間の 電位と比較できるため、より正確なデータの読み出しが

【0049】〔実施例4〕本発明の第4の実施例におけ る半導体メモリ装置について、図面を参照しながら説明 する。本実施例は、図3に示す第3の実施例を基本にし て、より拡張させたものであり、図3に示す第1のビッ ト線41を複数本にした場合に相当する。

【0050】図4は本発明の第4の実施例における半導 体メモリ装置の回路構成図、図5は同半導体装置の動作 を説明するタイミング図である。図4において、BL /BLO、BL1、/BL1はメモリセルのピット線で あり、ビット線/BL0はメモリセルからデータを読み 出す際にピット線BL0とは逆の論理電圧になるピット 線を表している(以下、逆の論理電圧になるピット線に 線とは平行に配置されたセルブレート電極、WLO, W L1, WL2, WL3はメモリセルのワード線、SA0はセ ンスアンプ、C00, C10, C20, C30, C01, C11, C 21, C31はメモリセル強誘電体キャパシタ、Qn00, Qn 10, Qn20, Qn30, Qn01, Qn11, Qn21, Qn31はメモ リセルを構成するMOSトランジスタ、Qn00CG, Qn01 CG, Qn02CG, Qn03CGは複数のビット線を選択してセン スアンプSA0と接続するMOSトランジスタ、CG0, CG1, CG2, CG3はメモリセルのコラムを選択する コラムゲート信号、DBL、/DBLは基準電位を発生 10 するためのリファレンスセルのビット線、DCP0はリ ファレンスセルのセルプレート電極、DWL0, DWL1 はリファレンスセルのワード線、BEQはビット線イコ ライズ信号(以下イコライズ信号という)、C00D, C1 ODはリファレンスセル強誘電体キャパシタ、Qn00D、Q n01Dはリファレンスセルを構成するMOSトランジス タ、QuBEQDはイコライズ信号BEQによってピット線 DBLとビット線/DBLとを接続または非接続にする MOSトランジスタ、DCG0, DCG1はリファレンス セルのコラムを選択するコラムゲート信号、Qn00DCG, Qn01DCGはリファレンスセルのピット線を選択してセン スアンプSA0に接続するMOSトランジスタ、GB L, /GBLはグローパルピット線、BPはピット線G BLとピット線/GBLとを接地電位に揃えるためのビ ット線プリチャージ信号(以下プリチャージ信号とい う)、Qn00BP, Qn10BPはピット線GBLとピット線/ GBLを接地電位に揃えるためのMOSトランジスタ、 Vssは接地電位、SAEはセンスアンプの作動、非作動 の制御信号(以下センスアンブ制御信号という)であ

【0051】上記の構成において、たとえば1個のメモリセルは、メモリセルキャパシタC00、C10とMOSトランジスタQn00、Qn10とで構成される。基準電位を発生するためのリファレンスセルは、リファレンスセルキャパシタC00D、C10DとMOSトランジスタQn00D、Qn10Dとで構成される。また、上記の構成において、セルプレート電極CP0がビット線に平行に走っているのは、センスアンプSA0が一つであるので、あるワード線で選択された複数のメモリセルのうち所定のメモリセルのみを動作させるためである。

【0052】以上のように構成された半導体メモリ装置について、以下にその動作について図5を参照しながら説明する。なお、前提としてメモリセルキャパシタC00にはデータ"1"が、メモリセルキャパシタC10にはデータ"0"が、またリファレンスセルキャパシタC00にはデータ"1"が、リファレンスセルキャパシタC10にはデータ"0"がそれぞれあらかじめ書き込まれているものとする。

【0053】まず、イコライズ信号BEQとプリチャー ジ信号BPを論理電圧 "H" にして、MOSトランジス 50 14

9QnBEQD, Qn00BP, Qn10BPをオンし、グローバルビット線<math>GBL, /GBLを接地電位とにした後、プリチャージ信号BPを論理電圧 "L" にしてグローバルビット線GBLと同/GBLとを切り離す。

[0054] この状態でコラムゲート信号CGO, DCGOを論理電圧 "H"にして、MOSトランジスタQn00CG, Qn00DCGをオンすることによって、ビット線BLO, /DBLが接地電位になる。次に、ワード線WLO, DWLO, DWL1、およびセルブレート電板CPO, DCPOをそれぞれ論理電圧 "H"にすることにより、ビット線BLOにはメモリセルキャバシタCOOからデータ "1"が読み出され、またビット線/DBLにはデータ "1"が、ビット線DBLにはデータ "0"がそれぞれ読み出される。このとき、MOSトランジスタQnBEQDがオンしており、ビット線DBLとピット線/DBLの電位が平均化され、その平均化された電位、すなわち基準電位がそれぞれのビット線に現れる。

【0055】したがって、グローバルビット線GBLにはデータ"1"に対応する電位が、グローバルビット線/GBLにはデータ"0"と"1"の平均に対応する電位がそれぞれ読み出され、これらの電位の差がセンスアンプSA0で増幅されて出力される。

【0056】次に再書き込みに移るのであるが、センスアンプSAOからグローバルビット線GBLにはデータ"1"が、グローバルビット線/GBLにはデータ"0"がそれぞれ戻される。このとき、セルプレートCPOを論理電圧"L"に、ワード線WLOを論理電圧"H"にすることにより、メモリセルキャパシタCOOにデータ"1"を再書き込みできる。また、MOSトランジスタQnODDCGはオンしており、コラムゲート信号DCG1を論理電圧"H"にしてMOSトランジスタQnOIDCGをオンにすると、リファレンスセルキャパシタCOODにはグローバルビット線/GBLおよびピット線/DBLを介してデータ"0"が再書き込みされ、リファレンスセルキャパシタCOIDにはグローバルビット線GBLおよびピット線DBLを介してデータ"1"が再書き込みされる。

【0057】なお、本実施例では再書き込みをセンスアンプSA0に接続されたビット線対のデータを用いて行っているが、再書き込み専用回路から行ってもよい。

【0058】以上のように、本実施例ではマトリックス状に配置されたメモリセルと基準電位を発生させるリファレンスセルとの組み合わせを簡略化した回路構成によって実現しているが、基準電位として"0"と"1"の平均に対応する電位を発生させ、その基準電位と読み出したデータとの電位差をセンスアンプSA0で増幅する点に関しては上記他の実施例と同じであり、同様に正確なデータの読み出しとメモリセルへの再書き込みができる。

【0059】〔実施例5〕本発明の第5の実施例におけ

る半導体メモリ装置について、図面を参照しながら説明する。本実施例は、図2に示す第2の実施例を基本にして、拡張させたものである。その基本形は、第1のピット線31と第2のピット線32とからなるピット線対を2組配置し、そのピット線対の間に基準電位発生手段を設けたものである。

【0060】図6は本発明の第5の実施例における半導 体メモリ装置の回路構成図、図7は同半導体メモリ装置 の動作タイミングを示す図である。図6において、WL 0, WL1, WL2, WL3はワード線、CP0, CP2はメ モリセルのセルプレート電極、BLO, /BLO、BL 1, /BL1、BL2, /BL2、BL3, /BL3はピット 線、DWL0, DWL1は基準電位を発生させるためのり ファレンスセルのワード線、DCP0はリファレンスセ ルのセルプレート電極、BEQ0, BEQ1はビット線対 間でビット線同士を電気的に接続、非接続にするための ピット線イコライズ信号、BP0, BP1はデータを読み 出す前に一度ビット線の電位を論理電圧 "L" に揃える ためのプリチャージ信号、Vccは電源電位、Vssは接地 電位、DP0, DP1はリファレンスセルキャパシタにデ 20 ータを書き込むためのデータプリチャージ信号、SA 0, SA1はセンスアンプ、SAEはセンスアンプ制御信

【0061】次に本実施例の基本構成について、ビット 線BLO, /BLOからなるビット線対に着目して説明す る。

【0062】メモリセルはメモリセルキャパシタC00~C30とMOSトランジスタQn00~Qn30との組合せで構成され、MOSトランジスタQn00のドレインはピット線BL0に、ゲートはワード線WL0に、ソースはメモリ 30セルキャパシタC00の第1の電極にそれぞれ接続されており、メモリセルキャパシタC00の第2の電極はセルプレート電極CP0に接続されている。他のMOSトランジスタおよびメモリセルキャパシタも同様にして接続されてメモリセルを構成している。

【0063】リファレンスセルもメモリセルと同様に、リファレンスセルキャパシタCOOD, C10DとMOSトランジスタQnOOD, Qn10Dとの組合せで構成され、MOSトランジスタQnOODのドレインはビット線BLOに、ゲートはリファレンスセルのワード線DWLOに、ソース 40はリファレンスセルキャパシタCOODの第1の電極にそれぞれ接続されており、リファレンスセルキャパシタCOODの第2の電極はセルプレート電極DCPOに接続されている。他のMOSトランジスタおよびメモリセルキャパシタも同様にして接続されて、リファレンスセルを構成している。

【0064】またピット線BL0、/BL0はセンスアン L1とピット線BL1の電位差がセンスアンプSA1で増幅され、ピット線BL2とピット線/BL2の電位差がセアンプ制御信号SAE0で制御され、SAE0が論理電圧 ンスアンプSA2で増幅される。そして、センスアンプ"H"のときに動作する。ピット線BL0は、ゲートが 50 からそれぞれのピット線を介して、メモリセルキャパシ

16

プリチャージ信号BP0によって制御されるMOSトランジスタQn00BPを介して接地電位Vssに、またピット線/BL0は、ゲートがプリチャージ信号BP1によって制御されるMOSトランジスタQn10BPを介して接地電位Vssにそれぞれ接続されている。

【0065】本実施例における半導体メモリ装置は、以上のピット線対が複数個配置されており、そのピット線対の間がイコライズ信号BEQ0または同BEQ1によって制御されるMOSトランジスタQn0EQ, Qn1EQにより接続されている。

【0066】以上のように構成された本実施例の動作について、図6および図7を参照しながら、ピット線BL1、/BL1、BL2、/BL2に着目して説明する。なお、前提としてメモリセルキャパシタC11にはデータ"1"が、メモリセルキャパシタC12にはデータ"0"が、またリファレンスセルキャパシタC01Dにはデータ"1"が、リファレンスセルキャパシタC02Dにはデータ"0"がそれぞれあらかじめ書き込まれているものとする。

【0067】初期状態では、ワード線WL0, WL1、セルプレート電極CPO、リファレンスセルのワード線DWL0, DWL1、リファレンスセルのプレート電極DCPO、データプリチャージ信号DPO, DP1、およびセンスアンプ制御信号SAEOは論理電圧"L"に、イコライズ信号BEQ0, BEQ1、およびプリチャージ信号BPO, BP1は論理電圧"H"にある。

【0068】まずイコライズ信号BEQ1、およびブリチャージ信号BPO、BP1を論理電圧 "L"にし、セルブレート電極CPO、ワード線WL1、リファレンスワード線DWL0、およびリファレンスセルブレート電極DCP0を論理電圧 "H"にすると、MOSトランジスタQn10、Qn11、Qn12、Qn13および同Qn00D、Qn01D、Qn02D、Qn03Dがオンする。したがって、ビット線/BL1にはメモリセルキャバシタC11からデータ "1"が、ビット線/BL2にはメモリセルキャバシタC12からデータ "0"がそれぞれ読み出され、ビット線BL1にはリファレンスセルキャバシタC01Dからデータ "1"が、ビット線BL2にはリファレンスセルキャバシタC02Dからデータ "0"がそれぞれ読み出される。

【0069】一方、イコライズ信号BEQ0は論理電圧 "H"にあるためMOSトランジスタQn1EQはオンし、ビット線BL1とビット線BL2とが短絡されて、その電位が平均化されて両ビット線に基準電位が発生する。次に、イコライズ信号BEQ0を論理電圧 "L"にし、センスアンプ制御信号SAE0を論理電圧 "H"にしてセンスアンプSA0~SA3を動作させると、ビット線/BL1とビット線BL1の電位差がセンスアンプSA1で増幅され、ビット線BL2とビット線/BL2の電位差がセンスアンプSA2で増幅される。そして、センスアンプからそれぞれのビット線を介して、メモリセルキャパシ

タにデータの再書き込みがなされ、イコライズ信号BE Q0, BEQ1、プリチャージ信号BP0, BP1を論理電 圧 "H" にして、初期状態に戻る。なお、ワード線WL 1を論理電圧 "L" にした後プリチャージ信号DP0を論 理電圧 "H" にしてMOSトランジスタQn00DP, Qn01 DP, QnO2DP, QnO3DPをオンし、リファレンスセルキャ バシタCOOD、CO2Dには接地電位Vssを、リファレンス セルキャパシタC01D, C03Dに電源電位Vccをそれぞれ 書き込んでいる。

[0070] 今度はイコライズ信号BEQ0を論理電圧 10 "L"、ワード線WL0、セルプレート電極CPO、リフ ァレンスワード線DWL1、およびリファレンスセルブ レート電極DCP0を論理電圧 "H" にし、その他は同 様にして、メモリセルキャパシタC01, C02のデータを 読み出し、上記の説明と同様にしてデータの読み出し、 再書き込みを行う。

【0071】本実施例では、基準電位の発生をビット線 対で行うのではなく、隣接するビット線対のそれぞれ一 方のピット線を用いて行っており、ピット線の負荷容量 のばらつきをなくし、より正確な基準電位の発生が可能 20 となり、データの読み出し、再書き込み時のエラーがな くなるとともに、基準電位を発生させてからデータを読 み出す前にビット線を一度接地電位にプリチャージする という過程を省略することができ、アクセスタイムを短 縮できる。

【0072】〔実施例6〕本発明の第6の実施例におけ る半導体メモリ装置について、図面を参照しながら説明 する。図8は本発明の第6の実施例における半導体メモ リ装置の回路構成図、図8は同半導体メモリ装置の動作 タイミングを示す図である。

【0073】本実施例は、図6に示す第5の実施例を基 本にして、それを拡張させたものであり、同一箇所には 同一符号を付して説明を省略し、異なる点について説明 する。なお、本実施例も、ビット線対の間に基準電位発 生手段を設けた構造となっている。

【0074】本実施例は、図6に示す第5の実施例の回 路構成に加えて、ビット線BLOとビット線/BL1との 間を接続するMOSトランジスタQnOT、ビット線BL1 とピット線/BL2との間を接続するMOSトランジス タQn3T、ビット線BL2とビット線/BL3との間を接 40 続するMOSトランジスタQn2Tを設置するとともに、 センスアンプSAO、SA2を同一センスアンプ制御信号 SAE0で、センスアンプSA1、SA3を同一センスア ンプ制御信号SAE1でそれぞれ制御するようにしたも のである。なお、上記のMOSトランジスタによるピッ ト線間の接続およびセンスアンプの制御はこの範囲だけ でなく、全てのビット線に関して実施されるものであ る。また、図6に示した第5の実施例におけるリファレ ンスセルへのデータ書き込みに必要なMOSトランジス タおよびそれを制御する信号は、本実施例では不要であ 50 nOT, Qn1Tを設置するとともに、センスアンプSAO,

18

り、削除している。

みを行う。

【0075】以上のように構成された本実施例につい て、以下にその動作について説明する。

【0076】まずワード線WL1, DWL0、セルプレー ト電極CPO, DCPO、およびイコライズ信号BEQO を論理電圧 "H" にし、所定のMOSトランジスタをオ ンする。そして、ピット線BL1とピット線BL2の間に 基準電位を発生させるとともに、ピット線/BL1,/ BL2にメモリセルからデータを読み出し、そのデータ と基準電位との差をセンスアンプで増幅するところまで は、第5の実施例と同じである。次に、センスアンプ制 御信号SAE1を論理電圧 "L" にし、続いて信号DT0 を論理電圧 "H" にする。このとき、センスアンプSA 0、SA2は作動状態、センスアンプSA1、SA3は非作 動状態で、かつMOSトランジスタQn3Tはオンしてい る。したがって、ビット線BL1にはピット線/BL2と 同じデータが与えられ、ピット線BL2にはピット線/ BL3と同じデータが与えられ、リファレンスセルキャ バシタ CO1D、CO2Dにデータがそれぞれ書き込まれる。 【0077】次に、イコライズ信号BEQ0, BEQ1、 およびプリチャージ信号BPO, BP1を論理電圧 "H" にして、初期状態に戻る。今度は、ワード線WLO、セ ルプレート電極CP0を論理電圧 "H" にして、ピット 線BL1とピット線BL2とからメモリセルキャパシタC 01. C02のデータを読み出し、信号DT1を論理電圧

【0078】本実施例では、再書き込み時のリファレン スセルキャパシタへの書き込みを、隣接するピット線対 の一方のピット線と同一データを用いて書き込んでお り、それぞれのリファレンスセルキャパシタ間で電位の 差がなくなり、結果的にはより正確な基準電位の発生が 可能となり、データの読み出し、再書き込み時のエラー がなくなるとともに、リファレンスセルキャパシタへの データの再書き込み回路が不必要になり、回路を簡素化 できる。

"H" にして同様にリファレンスセルヘデータの書き込

【0079】〔実施例7〕本発明の第7の実施例におけ る半導体メモリ装置について、図面を参照しながら説明 する。図10は本発明の第7の実施例における半導体メ モリ装置の回路構成図、図11は同半導体メモリ装置の 動作タイミングを示す図である。本実施例は、図6に示 す第5の実施例を基本にして、拡張させたものであり、 同一箇所には同一符号を付して説明を省略し、異なる点 について説明する。

【0080】本実施例は、凶6に示す第5の実施例の回 路構成に加えて、ビット線BL0とビット線BL1とを接 続するMOSトランジスタQo1EQ、同一信号によって制 御されピット線BLOとピット線/BL1、ピット線/B L0とピット線BL1とを接続するMOSトランジスタQ SA1を異なるセンスアンブ制御信号SAEO, SAE1で制御するようにしたものである。なお、上記のMOSトランジスタによるビット線間の接続、およびセンスアンブの制御はこの範囲だけでなく、全てのビット線に関して実施されるものである。また、図6に示す第5の実施例におけるリファレンスセルへのデータ書き込みに必要なMOSトランジスタおよびそれを制御する信号は、本実施例では不要であり、削除している。

【0081】すなわち、本実施例が基本的に第6の実施例と異なる点は、ピット線/BL0、ピット線/BL1お 10よびMOSトランジスタQn0EQで構成される第1の基準電位発生手段と、ピット線BL0、ピット線BL1およびMOSトランジスタQn1EQで構成される第2の基準電位発生手段とを備えた構成となっている点である。

【0082】以上のように構成された本実施例の動作について、図11を参照しながら説明する。

【0083】まず、ワード線WL1, DWL0、セルブレ ート電極CPO, DCPO、およびイコライズ信号BEQ 0を論理電圧 "H" にし、所定のMOSトランジスタを オンする。そして、ビット線BL0とビット線BL1との 20 間に基準電位を発生させるとともに、ピット線/BL 0, /BL1にメモリセルからデータを読み出し、そのデ ータと基準電位との差をセンスアンプSA0, SA1で増 幅するところまでは第5の実施例と同じである。次に、 センスアンプ制御信号SAE1を論理電圧"L"にし、 続いて信号DT0を論理電圧"H"にする。このとき、 センスアンプSA0は作動状態で、センスアンプSA1は 非作動状態であり、MOSトランジスタQnOT, Qn1Tは オンしている。したがって、ピット線/BL1にはピッ ト線BLOと同じデータが与えられ、ピット線BL1には 30 ピット線/BLOと同じデータが与えられ、リファレン スセルキャパシタ COOD, COIDにデータがそれぞれ書き 込まれる。

【0084】次に、イコライズ信号BEQ0、BEQ1、およびプリチャージ信号BP0、BP1を論理電圧 "H"にして、初期状態に戻る。今度は、ワード線WL0、およびセルプレート電極CP0を論理電圧 "H"にして、ピット線BL1とピット線BL2からメモリセルキャパシタC01、C02のデータを読み出し、信号DT1を論理電圧 "H"にして同様にリファレンスセルへデータの書き 40込みを行う。

【0085】本実施例では、隣接するビット線対への再書き込みを一つのセンスアンプによって行うため、それぞれのリファレンスセルキャパシタ間で電位の差がなくなり、結果的にはより正確な基準電位の発生が可能となり、データの読み出し、再書き込み時のエラーがなくなるとともに、データをビット線からビット線へ転送するための回路が簡略化できる。

【0086】〔実施例8〕本発明の第8の実施例におけ リファレンスセルへデータの書き込みを行う。このとる半導体メモリ装置について、図面を参照しながら説明 50 き、センスアンプSAE0は作動状態、SAE1は非作

する。図12は本発明の第8の実施例における半導体メ モリ装置の回路構成図、図13は同半導体メモリ装置の

動作タイミングを示す図である。本実施例は図6に示す 第5の実施例を基本にして、拡張させたものであり、同

20

一箇所には同一符号を付して説明を省略し、異なる点について説明する。

【0087】本実施例は、図6に示す第5の実施例の回路構成に加えて、ビット線BL0とビット線BL1とを接続するMOSトランジスタQn1EQ、ビット線BL0とビット線/BL1とを接続するMOSトランジスタQn0Tを設置するとともに、センスアンプSA0とSA1を異なるセンスアンプ制御信号SAE0、SAE1で制御するようにしたものである。なお、上記のMOSトランジスタによるビット線間の接続、およびセンスアンプの制御はこの範囲だけでなく、全てのビット線に関して実施されるものである。また、図6に示す第5の実施例におけるリファレンスセルへのデータ書き込みに必要なMOSトランジスタおよびそれを制御する信号は本実施例では不要であり、削除している。

【0088】すなわち、本実施例が基本的に第6の実施例と異なる点は、ビット線/BL0、ビット線/BL1およびMOSトランジスタQnOEQで構成される第1の基準電位発生手段と、ビット線BL0、ビット線BL1およびMOSトランジスタQn1EQで構成される第2の基準電位発生手段とを備えた構成となっている点である。

【0089】以上のように構成された本実施例の動作に ついて、図13を参照しながら説明する。

【0090】まず、ワード線WL1、DWL0、セルプレート電極CP0、DCP0、およびイコライズ信号BEQ0を論理電圧"H"にし、所定のMOSトランジスタをオンする。そして、ビット線BL0とビット線BL1との間に基準電位を発生させるとともに、ビット線/BL0、/BL1にメモリセルからデータを読み出し、そのデータと基準電位との差をセンスアンプSA0、SA1で増幅するところまでは第5の実施例と同じである。次に、センスアンプ制御信号SAE0を論理電圧"L"にし、続いて信号DT0を論理電圧"H"にする。このとき、センスアンプSA0は非作動状態、センスアンプSA1は作動状態であり、かつMOSトランジスタQn0Tはオンしている。したがって、ビット線BL0にはビット線/BL1と同じデータが与えられ、リファレンスセルキャバシタC00Dにそのデータが書き込まれる。

【0091】次に、イコライズ信号BEQ0、BEQ1、およびプリチャージ信号BPO、BP1を論理電圧 "H"にして、初期状態に戻る。今度は、ワード線WLO、およびセルプレート電極CPOを論理電圧 "H"にして、ビット線BLOとビット線BL1にメモリセルからデータを読み出し、信号DTOを論理電圧 "H"にして同様にリファレンスセルへデータの書き込みを行う。このと

動状態であり、ビット線/BL1にはビット線BL0と同 じデータが与えられ、リファレンスセルキャパシタC11 Dにそのデータが書き込まれる。

【0092】本実施例も、第7の実施例と同様に、隣接するピット線対への再番き込みを一つのセンスアンプによって行っており、それぞれのリファレンスセルキャパシタ間で電位の差がなくなり、結果的にはより正確な基準電位の発生が可能となり、データの読み出し、再書き込み時のエラーがなくなるとともに、データをピット線からピット線へ転送するための回路が簡略化できる。

【0093】〔実施例9〕本発明の第9の実施例における半導体メモリ装置について、図面を参照しながら説明する。本実施例は図2に示す第2の実施例を基本にして、拡張させたものである。その基本形は、図2における第1のピット線31と第3のピット線33、第2のピット線32と第4のピット線34とをそれぞれ共通としたものであり、図12に示す第8の実施例をさらに簡略化したものである。

【0094】図14は本発明の第9の実施例における半 導体メモリ装置の回路構成図、図15は同半導体メモリ 20 装置の動作タイミングを示す図である。なお、図14お よび図15において、図12および図13に示す第8の 実施例と同一箇所には同一符号を付して説明を省略し、 異なる点について説明する。

【0095】本実施例が図12に示す第8の実施例と異なる点は、メモリセルからデータを読み出すためのピット線対の両ピット線間にMOSトランジスタQnOEQを設置し、両ピット線間に基準電位を発生させるようにした点である。

【0096】以下に本実施例の動作について、ビット線 30 BLO, /BLOに着目して説明する。MOSトランジス タQn00とメモリセルキャパシタC00とで構成されるメ モリセルのデータを読み出すために、まず初期状態とし て、ワード線WLO、セルプレート電極CPO、ワード線 DWL0, DWL1、セルプレート電極DCP0, および センスアンプ制御信号SAEをそれぞれ論理電圧"L" とし、イコライズ信号BEQおよびプリチャージ信号B PO, BP1を論理電圧 "H" とする。このとき、MOS トランジスタQnOEQ, QnOOBP, Qn10BPはオンしてお り、各ピット線間で電位の差はなく、かつビット線BL 0, /BL0は接地電位Vss、すなわち論理電圧 "L" に される。次に、ブリチャージ信号BP0、BP1を論理電 圧"L"にする。このとき、MOSトランジスタQn00B P, Qn10BPはオフし、ビット線BLO, /BL0はフロー ティング状態となるが、MOSトランジスタQnOEQはオ ンしている。次に、ワード線DWL0, DWL1およびセ ルプレート電極DCP0を論理電圧 "H" にすることに よって、MOSトランジスタQn00D, Qn10Dがオンし、 ピット線BLO、/BLOにリファレンスセルキャパシタ

22

がそれぞれ流れ込むが、MOSトランジスタQn0EQがオンしているために、各ビット線の電荷は両方の電位が等しくなるまで移動し、結果として電位が平均化される。すなわち、最初にリファレンスセルキャパシタC00Dのデータに論理電圧 "H"が、リファレンスセルキャパシタC10Dに論理電圧 "L"がそれぞれ書き込まれていると、ビット線の容量はほぼ等しいので、MOSトランジスタQn0EDがオンしたときに電荷を受けとめる容量はビット線が1本のときの2倍になる。したがって、基準電位はほば論理電圧 "H"のとき読み出される電荷量と論理電圧 "L"のとき読み出される電荷量の和をビット線の容量値で除して得られる電位となる。

【0097】次に、イコライズ信号BEQを論理電圧 "L"にしてMOSトランジスタQnOEQをオフする。次 に、リファレンスワード線DWL0を論理電圧"L"に し、同時にプリチャージ信号BPOを論理電圧"H"に してMOSトランジスタQn00BPをオンさせ、ビット線 BL0を接地電位Vss、すなわち論理電圧"L"にす る。なお、ピット線BLOを論理電圧"L"にした後、 プリチャージ信号BP0を論理電圧 "L" にする。この ときビット線/BL0には基準電位が保持されている。 【0098】この状態で、ワード線WLO、およびセル プレート電極CP0を論理電圧 "H" にすることによ り、MOSトランジスタQn00をオンし、メモリセルキ ャパシタC00のデータをピット線BL0に読み出す。次 に、センスアンプ制御信号SAEを論理電圧 "H" にす ることによりセンスアンプSAOが活性化され、メモリ セルキャパシタC00に"1"が書き込まれていたとする と、センスアンプSA0にはピット線BL0からのデータ "1"に対応する電位とピット線/BLOからの基準電 位との差が入力され、増幅されてデータ"1"が出力さ

【0099】次に、ワード線DWL0を論理電圧 "H"にしてMOSトランジスタQn00Dをオンし、さらにセルブレート電極CP0とセルブレート電極DCP0を論理電圧 "L"にして、メモリセルキャバシタC00とリファレンスセルキャパシタC00Dとにデータ "1"をそれぞれ再書き込みする。次に、ワード線WL0、およびリファレンスワード線DWL0、DWL1を論理電圧 "L"にした後、センスアンプ制御信号SAEを論理電圧 "L"にし、イコライズ信号BEQ、およびブリチャージ信号BP0、BP1を論理電圧 "H"にして、初期状態に戻る。【0100】なお、メモリセルキャバシタC00にデータ"0"が書き込まれていた場合にも、上記と同様のステップを経てデータ"0"が読み出され、必要な再書き込

ルプレート電極DCP0を論理電圧 "H"にすることに 【0101】以上のように本実施例では、メモリセルがよって、MOSトランジスタQn00D、Qn10Dがオンし、 トランジスタと強誘電体キャパシタとで構成され、かつビット線BLO、/BLOにリファレンスセルキャパシタ メモリセルと同じ構成のリファレンスセルを有している C00Dから、リファレンスセルキャパシタC10Dから電荷 50 例について説明した。この場合、基準電位はリファレン

みが行われて初期状態に戻る。

スセルキャパシタ COODと C10Dに記憶されているデータ の平均値となる。したがって、つねに正確な基準電位を 供給することができるため、誤ったデータの読み出し、 書き込みがなくなる。

【0102】〔実施例10〕本発明の第10の実施例における半導体メモリ装置について、図面を参照しながら説明する。本実施例は、データ読み出し時にビット線間で負荷容量を等しくし、負荷容量のバランスが崩れることによる電位の変動をなくしたものである。

【0103】図16は本発明の第10の実施例における 10 半導体メモリ装置の回路構成図、図17は同半導体メモ リ装置の動作タイミングを示す図である。なお、基本的 な構成は、図14に示す第9の実施例と同じであり、同 一箇所には同一符号を付して説明を省略し、異なる点に ついて説明する。

【0104】本実施例が図14に示す第9の実施例と異なる点は、リファレンスセルを構成するMOSトランジスタQn00D, Qn10Dのゲートを共通接続とし、同一信号で制御するようにした点である。

【0105】以下に本実施例の動作について、ピット線 20 BL0, /BL0に着目して説明する。第9の実施例と同様にして、イコライズ信号BEQ0を論理電圧 "H"にし、MOSトランジスタQn0EQをオンにした状態で、リファレンスセルキャパシタC0DDからピット線BL0へ、リファレンスセルキャパシタC10Dからピット線/BL0へそれぞれデータを読み出し、電位を平均化して基準電位を作る。そして、リファレンスセルのワード線DWL0を論理電圧 "L"にしてMOSトランジスタQn00D,Qn10Dをオフにし、ピット線BL0, /BL0から切り離す。このとき、イコライズ信号BEQ0を論理電圧 30 "L"にしてMOSトランジスタQnEQをピット線BL0,/BL0から切り離すと、両ピット線の負荷容量が変わり、その分基準電位が低下するが、この基準電位の低下分は後に説明するようにして補正される。

【0106】次に、プリチャージ信号BP0を論理電圧 "H"にして、ピット線BL0のみを接地電位Vssにする。このときピット線/BL0の電位は基準電位である。次に、ワード線WL0、およびセルブレート電極CP0をそれぞれ論理電圧 "H"にし、メモリセルキャパシタC00のデータをピット線BL0に読み出した後、ワ40一ド線WL0を論理電圧 "L"にしてMOSトランジスタQn00をピット線BL0から切り離すことによって、ビット線BL0の負荷容量が変わり、その分ピット線BL0の電位が低下する。この電位の低下分が上に述べた基準電位の低下分に相当し、ここでその低下分が補正されたことになる。

【0 1 0 7】次に、両ピット線から全てのMOSトランパシタC10Dの一方の電極とMOSトランジスタQn10Dジスタが切り離された状態で、センスアンプ制御信号Sの接続点と電源電位VccとをMOSトランジスタQn10DA E を論理電圧 "H" にし、データを読み込み、増幅する。再書き込み時には、再度メモリセルのワード線WLPを介して接続し、MOSトランジスタQn00DP, Qn10Dる。再書き込み時には、再度メモリセルのワード線WL50

24

0およびリファレンスセルのワード線DWL0を論理電圧 "H"にし、データを書き込み、初期状態に戻る。

【0108】以上のように本実施例では、基準電位作成後MOSトランジスタQn0EQをピット線BL0から切り離したときに生ずる基準電位低下分を、メモリセルからデータを読み出した後にMOSトランジスタQn00をピット線から切り離したときに生ずる電位低下分で相殺しており、さらにピット線BL0とピット線/BL0の電位差をセンスアンプSAE0で増幅する際に両ピット線の容量をピット線容量のみとしているため、より正確にデータの読み出し、再書き込みができることになる。

【0109】なお、図14に示す第9の実施例において も、基準電位の低下分を補正する同様の動作をさせるこ とは可能である。すなわち、第9の実施例においてビッ ト線BLO、/BLOの電位差をセンスアンプSAOで増 幅する際、メモリセルのワード線WL0およびリファレ ンスセルのワード線DWL1を論理電圧"H"とし、M OSトランジスタQn00, Qn10Dをオンし、両ピット線 間の負荷容量を等しくしてやることにより、両ピット線 の電位低下分を等しくしてやることができ、本実施例と 同様に、より正確にデータの読み出し、再書き込みがで きることになる。また図14に示す第9の実施例におい ては、図15の動作タイミング図に示すように、MOS トランジスタQn10Dをオンした状態でMOSトランジス タQn00をオンして、メモリセルキャパシタC00からデ ータを読み出すことにより、ビット線BL0にはMOS トランジスタQn00の容量が、ビット線/BL0にはMO SトランジスタQn10Dの容量がそれぞれ付加されたこと になり、両ビット線の負荷容量が等しくなる。

【0110】 (実施例11] 本発明の第11の実施例における半導体メモリ装置について、図面を参照しながら説明する。本実施例は、リファレンスセルへのデータ書き込みに関するものである。たとえば、図14に示す第9の実施例ではリファレンスセルへのデータの書き込みをビット線から行った例を示している。

【0111】図18は本発明の第11の実施例における 半導体メモリ装置の回路構成図、図19は同半導体メモ リ装置の動作タイミングを示す図である。なお、基本的 な構成は、図14に示す第9の実施例と同じであり、同 一箇所には同一符号を付して説明を省略し、異なる点に ついて説明する。

【0112】本実施例が図14に示す第9の実施例と異なる点は、リファレンスセルを構成するリファレンスセルキャパシタC00Dの一方の電極とMOSトランジスタQn00DPを介して接続し、かつリファレンスセルキャパシタC10Dの一方の電極とMOSトランジスタQn10Dの接続点と電源電位VccとをMOSトランジスタQn10DPを介して接続し、MOSトランジスタQn10DPを介して接続し、MOSトランジスタQn10DPを介して接続し、MOSトランジスタQn10DPを介して接続し、MOSトランジスタQn00DP、Qn10DPを同じプリチャージ信号DPOで制御するようにした点

である。

【0113】以上のように構成された本実施例の動作に ついて、以下に説明する。まず初期状態において、プリ チャージ信号DP0を論理電圧"H"にし、MOSトラ ンジスタQn00DP, Qn10DPをオンする。そうすることに よって、リファレンスセルキャパシタCOODの電位は接 地電位Vssに、リファレンスセルC10Dの電位は電源電 位Vccとなる。以降、リファレンスセルからピット線B LO, /BLOヘデータを読み出し、平均化して基準電位 を作り、ピット線BLOを接地電位Vssにした後、メモ 10 リセルキャパシタC00からビット線BL0ヘデータを読 み出し、センスアンプSAOで増幅し、メモリセルキャ パシタへの再書き込みで一連の動作が終了する点は図1 5に示す第9の実施例の動作タイミングと同じである。

【0114】なお、以上の説明においてリファレンスセ ルへの書き込み電位を接地電位Vss、電源電位Vccとし たが、特にこの電位に限定されるものではなく、任意の 電位を書き込んでも問題はない。

【0115】以上のように、本実施例においてはリファ レンスセルキャパシタへ外部専用回路を通して任意の電 20 位を書き込めるようにしたものであり、リファレンスセ ルには動作直前につねに一定の電位が書き込まれるた め、安定したデータの読み出し、書き込みが可能とな る。

【0116】 (実施例12) 本発明の第12の実施例に おける半導体メモリ装置について、図面を参照しながら 説明する。本実施例も第11の実施例と同様、リファレ ンスセルへのデータ書き込みに関するものである。

【0117】図20は本発明の第12の実施例における 半導体メモリ装置の回路構成図、図21は同半導体メモ 30 リ装置の動作タイミングを示す図である。なお、基本的 な構成は、図14に示す第9の実施例と同じであり、同 一箇所には同一符号を付して説明を省略し、異なる点に ついて説明する。

【0118】本実施例が図14に示す第9の実施例と異 なる点は、リファレンスセルキャパシタ C00Dの一方の 電極とMOSトランジスタQn00Dとの接続点をMOSト ランジスタQn00DPを介して接地電位Vssに、MOSト ランジスタQn00DP2を介して電源電位Vccにそれぞれ接 続し、かつリファレンスセルキャパシタC10Dの一方の 40 電極とMOSトランジスタQn10Dとの接続点をMOSト ランジスタQn10DPを介して電源電位Vccに、MOSト ランジスタQn10DP2を介して接地電位Vssにそれぞれ接 続している点である。なお、MOSトランジスタQn00D P, Qn10DPは同じプリチャージ信号DP0で制御され、 MOSトランジスタQn00DP2, Qn10DP2は同じプリチャ ージ信号DP1で制御されるように結線されている。

【0119】以上のように構成された本実施例の動作に ついて、以下に説明する。まず初期状態において、プリ チャージ信号DP0を論理電圧 "H" にし、MOSトラ 50 図22に示すように、ワード線DWL0を論理電圧

26

ンジスタQn00DP, Qn10DPをオンする。そうすることに よって、リファレンスセルキャパシタCOODの電位は接 地電位Vssに、リファレンスセルC10Dの電位は電源電 位Vccとなる。以降、リファレンスセルからビット線B LO, /BLOヘデータを読み出し、平均化して基準電位 を作り、ピット線BL0を接地電位Vssにした後、メモ リセルキャパシタC00からピット線BL0ヘデータを読 み出し、センスアンプSA0で増幅し、メモリセルキャ パシタへの再書き込みで一連の動作が終了する点は図1 5に示す第9の実施例の動作タイミングと同じである。

【0120】上記の説明とは逆に、初期状態でプリチャ ージ信号DP1を論理電圧"H"にして、リファレンス セルキャパシタC00Dの電位を電源電位Vccに、リファ レンスセルキャパシタC10Dの電位を接地電位Vssにし てもよい。

【0121】以上のように、本実施例においてはリファ レンスセルキャパシタへ外部専用回路を通して任意の電 位を書き込めるようにしたものであり、リファレンスセ ルには動作直前につねに一定の電位が書き込まれるた め、安定したデータの読み出し、書き込みが可能とな る。

【0122】なお、以上の説明においてリファレンスセ ルへの書き込み電位を接地電位、電源電位としたが、特 にこの電位に限定されるものではなく、任意の電位を書 き込むこともできる。

【0123】〔実施例13〕本発明の第13の実施例に おける半導体メモリ装置について説明する。本実施例 は、リファレンスセルキャパシタとして容量絶縁膜が強 誘電体膜で構成された強誘電体キャパシタを用いた場合 に特に有効となるものである。

【0124】すなわち、強誘電体膜は電源が切断されて も自発分極によってそのデータを保持するという便利さ はあるものの、自発分極の反転の繰り返し回数が限界回 数を越えると、強誘電体膜が劣化し始め、それにともな って蓄積される電荷量が減少する。リファレンスセルは つねにデータが書き換えられるため、半導体メモリ装置 の寿命がリファレンスセルキャパシタの寿命で決まるこ とになって、都合が悪い。そのために、リファレンスセ ルキャパシタに交互に論理電圧 "H", "L"を書き込 むようにすれば、本来論理電圧 "H" が書き込まれるべ き強誘電体キャパシタの寿命は2倍になる。

【0125】たとえば、図20に示す第12の実施例の ように外部専用回路を設けた例では、ブリチャージ信号 DP0とプリチャージ信号DP1を交互に切り換える回路 を外部に設けておき、順次切り換えて使用すればリファ レンスセルキャパシタには論理電圧 "H", "L"が交 互に書き込まれることになる。

【0126】また図14に示すように、リファレンスセ ルへの書き込みがピット線を通して行われる場合には、

27

"H"にしたままワード線WL0を論理電圧"L"にし、センスアンプSA0からの再費き込み信号を反転してリファレンスセルキャパシタに書き込むようにすればよい。

【0127】〔実施例14〕本発明の第14の実施例に おける半導体メモリ装置について、図面を参照しながら 説明する。本実施例も第13の実施例と同様、リファレ ンスセルキャパシタとして容量絶験膜が強誘電体膜で構 成された強誘電体キャパシタを用いた場合に、その寿命 を少なくとも2倍にできる半導体メモリ装置に関するも 10 を例として説明する。 【0132】表1に表

【0128】図23は本発明の第14の実施例における 半導体メモリ装置の回路構成図である。本実施例の基本 的な構成および動作タイミングは、図14に示す第9の 実施例と同じであり、同一箇所には同一符号を付して説。 明を省略し、異なる点について説明する。

【0129】本実施例が図14に示す第9の実施例と異なる点は、図14では1個であったリファレンスセルを本実施例ではリファレンスセル群RC0とリファレンスセル群RC1の2個設けた点である。

【0130】以上のように本実施例では2個のリファレ\*

\*ンスセルを備えた構成とすることにより、作動するリファレンスセルをメモリセルによって分担させたり、各々のリファレンスセル群を交互に使用したりすることができ、読み出し、書き込み回数による強誘電体膜の劣化を防止することができる。このような例について、以下に説明する。

28

【0131】まず、2個のリファレンスセル群がそれぞれ分担するメモリセルが異なる場合について、リファレンスセル群が2個、本体メモリのワード線が8本の場合を例として説明する。

【0132】表1に示すように、第1のリファレンスセル群RCOがワード線WL0, WL1, WL4, WL5を担当し、第2のリファレンスセル群RC1がワード線WL2, WL3, WL6, WL7を担当することにして、表2に示すように担当のワード線がアクセスされた場合に動作するようにすれば、リファレンスセルキャパシタがつねに同じ状態にあることが少なくなり、強誘電体膜からなる容量絶縁膜にかかるストレスが分散するため、強誘電体キャパシタの寿命が延びる。

20 【0133】 \* 【表1】

| リファレンスセル群 | 担当ワード等          |  |  |  |  |
|-----------|-----------------|--|--|--|--|
| R C D     | WLO WL1 WL4 WL5 |  |  |  |  |
| R C 1     | WL1 WL3 WL4 WL7 |  |  |  |  |

[0134]

※ ※【表2】

| 動作するリフォレンスをが辞 |
|---------------|
| RCI           |
| R C O         |
| R C 0         |
| RCI           |
| R C I         |
| RCI           |
| R C O         |
| RCI           |
| R C 0         |
| RCI           |
| •             |
| •             |
| •             |
|               |

【0135】次に、2個のリファレンスセル群が交互に 切り換えられて使用される場合について、リファレンス セル群が2個、メモリセルのワード線が8本の場合を例 として説明する。 【0136】 【表3】 アクセスされたワード線

WLS WLO

WL2 W L 1

W L 1

W L 4

WL5

W L 3

RCO

R C 1 RCO

RC1

RCO

RCI

RCO

RCI

【0137】表3に示すように、ワード線がどのように アクセスされても、リファレンスセルが交互に動作する ことによって、強誘電体膜からなる容量絶縁膜にかかる ストレスが分散されるため強誘電体キャパシタの寿命を 延ばすことができる。

【0138】 (実施例15) 本発明の第15の実施例に おける半導体メモリ装置について、図面を参照しながら 説明する。本実施例は、ピット線につながったMOSト ランジスタのオンオフによって基準電位が変動するのを 補正する補正回路を設けたものである。

【0139】図24は本発明の第15の実施例における 半導体メモリ装置の回路構成図、図25は同半導体メモ リ装置の動作タイミングを示す図である。本実施例の基 本的な構成は、図14に示す第9の実施例と同じであ り、同一箇所には同一符号を付して説明を省略し、異な 30 る点について説明する。

【0140】本実施例が図14に示す第9の実施例と異 なる点は、ピット線BL0とピット線BL1とを、イコラ イズ信号BEQ0で制御されるMOSトランジスタQn00 BEQを介して接続し、ピット線/BLOとピット線/BL 1とを、イコライズ信号BEQ1で制御されるMOSトラ ンジスタQn10BEQを介して接続した点である。

【0141】以上のように構成された本実施例の半導体 メモリ装置の動作について、図25を参照しながら説明 する。なお、イコライズ信号BEQ, BEQ0, BEQ1 40 を除いては図15に示す第9の実施例の動作タイミング と基本的には同じであり、説明を省略し、イコライズ信 号BEQ, BEQ0, BEQ1に関係する動作を中心に説 明する。

【0142】MOSトランジスタQn00とメモリセルキ ャパシタ C00で構成されるメモリセルのデータを読み出 す前の初期状態として、イコライズ信号BEQは論理電 圧"H"の状態にある。まず最初に、図15に示す第9 の実施例における動作タイミングと同じ動作を行って、 ピット線BLO、/BLOに基準電位を作り出す。次に、

イコライズ信号BEQを論理電圧 "L" にして、トラン ジスタQnOEQをオフにする。このとき、ピット線BLO とピット線/BL0の負荷容量が変動して、両ピット線 の電位に変化が生じる。この電位の変動分は後に説明す るようにして補正される。

【0143】次に、プリチャージ信号BP0を論理電圧 "H" にしてMOSトランジスタQn00BPをオンし、ビ ット線BL0を接地電位Vssにするとともに、イコライ ズ信号BEQ0を論理電圧"H"にしてトランジスタQD OBEQをオンにして、ピット線BLOとピット線BL1を接 続する。このとき、ビット線BL1、/BL1においても ビット線BLO、/BLOとまったく同様の動作が行われ ており、ビット線BL1も接地電位Vssにされている。 次に、ピット線BL0とBL1とを接地電位Vssかつフロ ーティング状態にしてから、イコライズ信号BEQ0を 論理電圧"L"にしてトランジスタQn00BEQをオフにし て、ビット線BLO、BL1を切り離す。このとき、ビッ ト線BLO, /BLOを切り離したときと同様の電位の変 化がピット線BL0、BL1にも発生する。次に、ワード 線WLO、およびセルプレート電極CPOを論理電圧 "H" にして、メモリセルキャパシタC00からピット線 BLOヘデータを読み出す。このときにはピット線BLO の電位が下がっているため、読み出したデータもその分 電位が低下することになり、上述した基準電位の低下分 が補正されることになる。以降のセンスアンプSA0に よる増幅、およびデータの再書き込みについては、図1 4に示す第9の実施例の動作と同じであり、省略する。

【0144】また同様の補正回路は図26に示す回路構 成でも実現できる。図26は本発明の第15の実施例に おける半導体メモリ装置の他の回路構成図である。本実 施例の基本的な構成は、図14に示す第9の実施例と同 じであり、同一箇所には同一符号を付して説明を省略 し、異なる点について説明する。

【0145】本実施例が図14に示す第9の実施例と異 50 なる点は、ピット線対の間を、イコライズ信号BEQ0 または同BEQ1で制御されるMOSトランジスタQn01 【図 EQまたは同Qn12EQで接続した点である。この場合は、イコライズ信号BEQ0を論理電圧 "H"にしてMOSトランジスタQn12EQをオンさせて、ピット線BL1とピット線BL2とを接続した状態で、プリチャージ信号B 置のI P0を論理電圧 "H"にし、MOSトランジスタQn11B P, Qn02BPをオンし、ピット線BL1、BL2を接地電位 Vssにした後、イコライズ信号BEQ0を論理電圧 "L"にしてMOSトランジスタQn12EQをオフし、ビット線BL1、BL2を切り離す。このようにすることに 10 す図より、ピット線BL0の電位は負荷容量が変動した分変 動する。この変動分が基準電位を作ったときのビット線 の電位の変動分を補正することになる。 【図

【0146】以上のように本実施例では、所定のビット 線に他のビット線を接続することによって負荷容量を調 整し、そのときビット線に生じる電位の変動を利用して 基準電位の変動を補正しており、誤ったデータの読み出 し、再書き込みがなくなる。

#### [0147]

【発明の効果】本発明は、2本の信号線に供給する電荷 20 を発生させる電荷供給手段と、第1の制御信号によって電荷供給手段と2本の信号線との間を接続し2本の信号線にそれぞれ電荷を供給する第1の接続手段と、第2の制御信号によって2本の信号線間を接続し、共有された電荷と信号線の容量とで決まる2本の信号線間の電位差を平均化した後、2本の信号線間を切り離す第2の接続手段とを備え、正確な基準電位を発生する基準電位発生装置を実現できるものである。

【0148】また本発明は、メモリセルと、2本のピット線と、2本のピット線に供給する電荷を発生させる電 30 荷供給手段、第1の制御信号によって電荷供給手段と2本のピット線との間を接続し、2本のピット線にそれぞれ電荷を供給する第1の接続手段からなる基準電位発生手段と、第2の制御手段によって2本のピット線間を接続し、ピット線に供給された電荷とピット線の容量とで決まる2本のピット線間の電位差を平均化した後、2本のピット線間を切り離す第2の接続手段とを備え、消費電力の低減をはかり、基準電位の変動を抑制し、誤動作を防止する優れた半導体メモリ装置を実現できるものである。

## 【図面の簡単な説明】

【図1】本発明の第1の実施例における基準電位発生装置の回路プロック図

【図2】本発明の第2の実施例における半導体メモリ装置の回路プロック図

【図3】本発明の第3の実施例における半導体メモリ装置の回路構成図

【図4】本発明の第4の実施例における半導体メモリ装置の回路構成図

【図5】同半導体メモリ装置の動作タイミングを示す図

32

【図6】本発明の第5の実施例における半導体メモリ装置の回路構成図

【図7】同半導体メモリ装置の動作タイミングを示す図

【図8】本発明の第6の実施例における半導体メモリ装置の回路構成図

【図9】同半導体メモリ装置の動作タイミングを示す図 【図10】本発明の第7の実施例における半導体メモリ 装置の回路構成図

【図11】 同半導体メモリ装置の動作タイミングを示す図

【図12】本発明の第8の実施例における半導体メモリ 装置の回路構成図

【図13】同半導体メモリ装置の動作タイミングを示す 図

【図14】本発明の第9の実施例における半導体メモリ 装置の回路構成図

【図15】同半導体メモリ装置の動作タイミングを示す 図

【図16】本発明の第10の実施例における半導体メモリ装置の回路構成図

【図17】同半導体メモリ装置の動作タイミングを示す 図

【図18】本発明の第11の実施例における半導体メモリ装置の回路構成図

【図19】同半導体メモリ装置の動作タイミングを示す 図

【図20】本発明の第12の実施例における半導体メモリ装置の回路構成図

【図21】同半導体メモリ装置の動作タイミングを示す 図

【図22】本発明の第13の実施例における半導体メモリ装置の動作タイミングを示す図

【図23】本発明の第14の実施例における半導体メモリ装置の回路構成図

【図24】本発明の第15の実施例における半導体メモリ装置の回路構成図

【図25】同半導体メモリ装置の動作タイミングを示す 図

【図26】本発明の第15の実施例における半導体メモ リ装置の他の回路構成図

【図27】従来の半導体メモリ装置の回路構成図

【図28】同半導体メモリ装置の動作タイミングを示す 図

【図29】同半導体メモリ装置のメモリセルキャパシタ の強誘電体のヒステリシス特性を示す凶

【図30】同半導体メモリ装置のリファレンスセルキャ パシタの強誘電体のヒステリシス特性を示す図

【符号の説明】

21, 22 信号線

50 23 電荷供給回路

33

24a, 24b 第1のスイッチ回路 (第1の接続手段)

25 第2のスイッチ回路(第2の接続手段)


【図1】


 21,22
 信号報
 次a,24b
 第1のスパッチ回路

 23
 電荷供給回路
 (第1の接続手段)


 25
 第2のスパッチ回路


 (第2の接続手段)








【図3】



















[図8]























[図14]




【図16】




【図18】




【図20】




【図23】



【図24】



【図26】



フロントページの続き

(72)発明者 中熊 哲治

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 角 辰己

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

(72)発明者 森脇 信行

大阪府門真市大字門真1006番地 松下電器

産業株式会社内